硅芯科技是一家专注于2.5D/3D 三维堆叠芯片先进封装的EDA高科技企业。公司创始人赵毅博士在三维堆叠芯片EDA领域拥有超过18年的技术积累，后摩尔时代，面对AI/HPC爆发式增长带来的算力挑战，先进封装与异构集成和多芯片系统级设计是突破性能瓶颈的关键路径。

在本次展会中，硅芯科技联合多家产业链上下游伙伴共同参展，参展企业覆盖了从工艺制程到设计实现的多个关键环节。硅芯科技产品总监Robin先生在采访中强调，公司当前聚焦于2.5D/3D先进封装突破算力瓶颈，通过构建协同设计生态，推动产业链实现系统技术协同优化STCO，实现设计与工艺的深度融合。

Robin介绍，先进封装领域的EDA产品与传统EDA存在明显差异，2.5D 3D先进封装技术在芯片设计中，如何通过多芯片计算和内存HBM实现新的计算架构以及3D封装技术在解决收敛问题、提高系统能效等方面的优势。硅芯的全流程工具链，包括架构设计、物理实现、仿真分析、物理验证和系统容错。具体功能可分为三大阶段：

1. 架构端系统级规划阶段

该阶段核心解决芯粒微系统之间的性能指标预分析问题，涵盖芯粒划分、互连规划、早期分析等多环节的协同仿真，同时融入先进封装成本模型——毕竟选择先进封装方案时，成本是重要考量因素。不同于传统EDA的“布局布线”，先进封装场景下需进行更精细的“布局走线”，同时完成系统性规划与容错设计，以应对先进封装中突出的互连可靠性问题。

2. 核心物理设计与分析仿真阶段

完成DFT和冗余容错的系统级规划后，便进入核心的物理设计与分析仿真环节。芯粒之间需通过硅转接板、基板、键合互连模块等设施实现整体走线，这使得算法难度大幅提升，信号走线与电源网络分配的复杂度极高——尤其在满足国内AI模型及超算系统需求的大规模设计中，必须融入协同设计仿真与多物理仿真，且需结合布局布线全过程，通过多阶段、多目标的协同设计实现精准把控。

该阶段包含从器件到芯粒，再到高层次行为及数值的多级仿真，最底层的S参数、传输系数等经典模型运算量巨大，对技术的稳定性与高效性提出了严苛要求。

3. 封装级签核阶段

物理设计与分析仿真完成后，最终进入封装级签核环节。此阶段需解决多芯片（multidie LVS和DRC）的一致性及设计规则问题，支持不同阶段多元设计规则的导入，同时适配日益发展的各类先进封装方案，实现新型材料与工艺的导入。

这一过程对产业链上下游的STCO协同要求极高，而硅芯科技的EDA平台凭借统一的数据底座和多引擎数据接口调用能力，已能初步支撑国内先进制程与先进封装产品的基本设计需求。

谈及当前行业热点及影响，Robin重点分享了两个核心方向：

一是AI大模型驱动下的架构重构。AI大模型算法正推动以HBM和GPU为核心的架构重构。Robin强调，先进封装并非 “为了做封装而做封装”，芯粒集成的本质是解决AI芯片大规模矩阵运算中的数据吞吐量问题，如芯粒多核互连网络支持计算中KV-cache的节省搬运等问题，实现存储容量、带宽、延迟的重构。这就需要打破原有平面SoC架构，通过封装级网络（NoP）实现多芯片数据流传输。当前AI算法技术层出不穷，未来的架构未必由GPU和HBM主导，更可能走向多元计算与制造协同的架构模式，这一趋势有望在未来几年逐步显现。

二是先进封装方案创新。在摩尔2.0时代，先进封装方案将更加多元。Robin指出，先进封装的核心路径选择包括：芯片间是否运用嵌入式硅桥、采用高密度有机重分布层、传统TSV通孔，还是未来的混合键合（hybrid bonding）等。国内必须发展更多先进封装工艺平台，以满足不同架构的制造需求。

当前火热的CPO光电合封（板级/机架级）便是重要方向，通过光芯片与电芯片合封，性能可达传统硅芯片的几十倍甚至上百倍。此外，玻璃基板、焊球等封装材料的技术创新，也将在2026年至2028年为国内高端芯片发展及“弯道超车”提供更多机会与选择。